# (19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

特開平11-338832

(43)公開日 平成11年(1999)12月10日

(51) Int.Cl.<sup>6</sup>

識別記号

FΙ

G06F 15/16

330

G06F 15/16

3 3 0 Z

## 審査請求 未請求 請求項の数28 OL (全 20 頁)

(21)出願番号

特願平10-143868

(71)出願人 000005821

松下電器産業株式会社

大阪府門真市大字門真1006番地

(22)出顧日 平成10年(1998) 5月26日

(72)発明者 山田 高裕

大阪府門真市大字門真1006番地 松下電器

産業株式会社内

(72)発明者 山口 雅史

大阪府門真市大字門真1006番地 松下電器

産業株式会社内


(74)代理人 弁理士 滝本 智之 (外1名)

# (54) 【発明の名称】 プロセッサの同期装置および同期方法

# (57)【要約】

【課題】 通信制御用コンピュータの入出力バスとグロ ーバルバスを接続する2重化されたバスインタフェース カードにおいては、データ転送のオーバーヘッドが大き く、通信制御用コンピュータの処理速度の高速化が妨げ られている。

【解決手段】 運用系プロセッサカードと待機系プロセ ッサカードのプロセッサクロックを同期化する機構を備 え、運用系プロセッサカードがカード外の装置とデータ 転送を行う時に、カード間を接続するバスのデータ転送 開始および完了の信号を使って、待機系プロセッサカー ドの処理の遅れを待つことにより、短い時間で2枚のカ ードの同期を取ることができるので、データ転送のオー バーヘッドを低減し、処理速度を高速化することができ る。



## 【特許請求の範囲】

【請求項1】運用系プロセッサカードと待機系プロセッ サカードのプロセッサクロックを同期化する機構を備 え、プロセッサカードがカード外の装置とデータ転送を 行う時に、処理が進んでいるプロセッサカードが、処理 が遅れているプロセッサカードと同一処理タイミングに なるまでデータ転送を待たせる機構を備えることを特徴 とするプロセッサの同期装置。

1

【請求項2】処理が進んでいるプロセッサカードが、各 るプロセッサカードと同一処理タイミングになるまで、 データ転送を待たせる機構を備えることを特徴とする請 求項1記載のプロセッサの同期装置。

【請求項3】運用系プロセッサカードが、待機系プロセ ッサカードの処理の遅れを待つ機構を備えることを特徴 とする請求項1または請求項2に記載のプロセッサの同 期装置。

【請求項4】待機系プロセッサカードのデータ転送の開 始および完了を検出する機構を備え、前記検出機構から のデータ転送開始および完了の信号を運用系プロセッサ カードに通知する信号線を備えることを特徴とする請求 項3に記載のプロセッサの同期装置。

【請求項5】プロセッサカード内のメモリと、各プロセ ッサカードを接続するバス間に高速なライトバッファを プロセッサカード内に備え、カード外の装置がプロセッ サカードからデータを読み出す時のみ、処理が進んでい るプロセッサカードが、処理が遅れているプロセッサカ ードと同一処理タイミングになるまでデータ転送を待た せる機構を備えることを特徴とする請求項1または請求 項2に記載のプロセッサの同期装置。

【請求項6】プロセッサカード内のメモリと、各プロセ ッサカードを接続するバス間に高速なライトバッファを プロセッサカード内に備え、カード外の装置がプロセッ サカードからデータを読み出す時のみ、運用系プロセッ サカードが、待機系プロセッサカードの処理の遅れを待 つ機構を備えることを特徴とする請求項3または請求項 4に記載のプロセッサの同期装置。

【請求項7】割り込みが発生した時に、運用系プロセッ サカード内の割り込み発生信号のみを各プロセッサカー ドを接続するバスに出力する機構を備えることを特徴と する請求項1から請求項6のいずれか1項に記載のプロ セッサの同期装置。

【請求項8】待機系プロセッサカードからの割り込み発 生信号と、運用系プロセッサカード内の割り込み発生信 号がともに有効になったときに、各プロセッサカードを 接続するバスに割り込み発生信号を出力する機構を備え ることを特徴とする請求項1から請求項6のいずれか1 項に記載のプロセッサの同期装置。

【請求項9】プロセッサカードがカード外の装置とデー タ転送を行う時に、処理が進んでいるプロセッサカード 50 各カード間を接続するバス信号を使って、処理が遅れて

に対する、処理が遅れているプロセッサカードの処理遅 れの時間を測定する機構を備え、前記時間があらかじめ 決められた時間以上の時に、同一処理タイミングになる までデータ転送を待つ機構を解除する機構を備えること を特徴とする請求項1または請求項2に記載のプロセッ サの同期装置。

2

【請求項10】運用系プロセッサカードに対する待機系 プロセッサカードの処理遅れの時間を測定する機構を備 え、前記時間があらかじめ決められた時間以上の時に、 カード間を接続するバス信号を使って、処理が遅れてい 10 運用系プロセッサカードが、待機系プロセッサカードの 処理の遅れを待つ機構を解除する機構を備えることを特 徴とする請求項3または請求項4に記載のプロセッサの 同期装置。

> 【請求項11】運用系プロセッサカードと待機系プロセ ッサカード間の処理遅れの時間が、あらかじめ決められ た時間以上の時に、処理が遅れているプロセッサカード に障害が発生したと判断する機構と、前記障害が発生し たことを通知する機構を備えることを特徴とする請求項 9に記載のプロセッサの同期装置。

【請求項12】運用系プロセッサカードに対する待機系 20 プロセッサカードの処理遅れの時間があらかじめ決めら れた時間以上の時に、待機系プロセッサカードに障害が 発生したと判断する機構と、前記障害が発生したことを 通知する機構を備えることを特徴とする請求項10に記 載のプロセッサの同期装置。

【請求項13】運用系プロセッサカードに障害が発生し たと判断した時は、前記運用系プロセッサカードでの運 用を中止し、待機系プロセッサカードを新たに運用系プ ロセッサカードとして切り換えて運用する機構を備える ことを特徴とする請求項11に記載のプロセッサの同期 30 装置。

【請求項14】待機系プロセッサカードの処理に対する 運用系プロセッサカードの処理遅れの時間を測定する機 構を備え、前記時間があらかじめ決められた時間以上の 時に、運用系プロセッサカードに障害が発生したと判断 する機構と、前記障害が発生したことを通知する機構を 備え、運用系カードに障害が発生したと判断した時は、 前記運用系プロセッサカードでの運用を中止し、待機系 プロセッサカードを新たに運用系プロセッサカードとし て切り換えて運用する機構を備えることを特徴とする請 求項12に記載のプロセッサの同期装置。

【請求項15】運用系プロセッサカードと待機系プロセ ッサカードのプロセッサクロックを同期化する方法を備 え、プロセッサカードがカード外の装置とデータ転送を 行う時に、処理が進んでいるプロセッサカードが、処理 が遅れているプロセッサカードと同一処理タイミングに なるまでデータ転送を待たせる方法を備えることを特徴 とするプロセッサの同期方法。

【請求項16】処理が進んでいるプロセッサカードが、

いるプロセッサカードと同一処理タイミングになるま で、データ転送を待たせる方法を備えることを特徴とす る請求項15に記載のプロセッサの同期方法。

【請求項17】運用系プロセッサカードが、待機系プロ セッサカードの処理の遅れを待つ方法を備えることを特 徴とする請求項15または請求項16に記載のプロセッ サの同期方法。

【請求項18】待機系プロセッサカードのデータ転送の 開始および完了を検出する方法を備え、前記検出方法に よるデータ転送開始および完了の信号を運用系プロセッ サカードに通知する方法を備えることを特徴とする請求 項17に記載のプロセッサの同期方法。

【請求項19】プロセッサカード内のメモリと、各プロ セッサカードを接続するバス間に高速なライトバッファ をプロセッサカード内に備え、カード外の装置がプロセ ッサカードからデータを読み出す時のみ、処理が進んで いるプロセッサカードが、処理が遅れているプロセッサ カードと同一処理タイミングになるまでデータ転送を待 たせる方法を備えることを特徴とする請求項15または 請求項16に記載のプロセッサの同期方法。

【請求項20】プロセッサカード内のメモリと、各プロ セッサカードを接続するバス間に高速なライトバッファ をプロセッサカード内に備え、カード外の装置がプロセ ッサカードからデータを読み出す時のみ、運用系プロセ ッサカードが、待機系プロセッサカードの処理の遅れを 待つ方法を備えることを特徴とする請求項17または請 求項18に記載のプロセッサの同期方法。

【請求項21】割り込みが発生した時に、運用系プロセ ッサカード内の割り込み発生信号のみを各プロセッサカ ードを接続するバスに出力する方法を備えることを特徴 とする請求項15から請求項20のいずれか1項に記載 のプロセッサの同期方法。

【請求項22】待機系プロセッサカードからの割り込み 発生信号と、運用系プロセッサカード内の割り込み発生 信号がともに有効になったときに、各プロセッサカード を接続するバスに割り込み発生信号を出力する方法を備 えることを特徴とする請求項15から請求項20のいず れか1項に記載のプロセッサの同期方法。

【請求項23】プロセッサカードがカード外の装置とデ ータ転送を行う時に、処理が進んでいるプロセッサカー ドに対する、処理が遅れているプロセッサカードの処理 遅れの時間を測定する方法を備え、前記時間があらかじ め決められた時間以上の時に、同一処理タイミングにな るまでデータ転送を待つ方法を解除する方法を備えるこ とを特徴とする請求項15または請求項16に記載のプ ロセッサの同期方法。

【請求項24】運用系プロセッサカードに対する待機系 プロセッサカードの処理遅れの時間を測定する方法を備 え、前記時間があらかじめ決められた時間以上の時に、 運用系プロセッサカードが、待機系プロセッサカードの 50 信基地局等の対向装置と送受信するための入出力回線、

処理の遅れを待つ方法を解除する方法を備えることを特 徴とする請求項17または請求項18に記載のプロセッ サの同期方法。

【請求項25】運用系プロセッサカードと待機系プロセ ッサカード間の処理遅れの時間が、あらかじめ決められ た時間以上の時に、処理が遅れているプロセッサカード に障害が発生したと判断する方法と、前記障害が発生し たことを通知する方法を備えることを特徴とする請求項 23に記載のプロセッサの同期方法。

10 【請求項26】運用系プロセッサカードに対する待機系 プロセッサカードの処理遅れの時間があらかじめ決めら れた時間以上の時に、待機系プロセッサカードに障害が 発生したと判断する方法と、前記障害が発生したことを 通知する方法を備えることを特徴とする請求項24に記 載のプロセッサの同期方法。

【請求項27】運用系プロセッサカードに障害が発生し たと判断した時は、前記運用系プロセッサカードでの運 用を中止し、待機系プロセッサカードを新たに運用系プ ロセッサカードとして切り換えて運用する方法を備える 20 ことを特徴とする請求項25に記載のプロセッサの同期 方法。

【請求項28】待機系プロセッサカードの処理に対する 運用系プロセッサカードの処理遅れの時間を測定する方 法を備え、前記時間があらかじめ決められた時間以上の 時に、運用系プロセッサカードに障害が発生したと判断 する方法と、前記障害が発生したことを通知する方法を 備え、運用系カードに障害が発生したと判断した時は、 前記運用系プロセッサカードでの運用を中止し、待機系 プロセッサカードを新たに運用系プロセッサカードとし て切り換えて運用する方法を備えることを特徴とする請 求項26に記載のプロセッサの同期方法。

#### 【発明の詳細な説明】

#### [0001]

【発明の属する技術分野】本発明は、携帯電話等の移動 体通信基地局で使用されている通信制御用コンピュータ のプロセッサの同期装置および同期方法に関するもので ある。

#### [0002]

【従来の技術】近年、携帯電話等の移動体通信機器の急 激な増加に伴い、通話の開始、終了、位置の登録、無線 品質の監視等の膨大な情報を処理するために使用される 移動体通信基地局の通信制御用コンピュータの重要性が 増している。

【0003】以下に従来の技術による移動体通信基地局 の通信制御用コンピュータについて、図を用いて説明す る。

【0004】図5は、従来の通信制御用コンピュータの 構成例を示す図である。IOLO、IOL1は通話の開 始、終了、位置登録、品質監視等の通信制御データを通 IOCO、IOC1は対向装置と通信制御データを送受信するための入出力カード、PCO~PC2は通信制御データを処理するためのプロセッサカード、MEMCO、MEMC1は現在行われている通信の各種情報を有する制御テーブルを記録しているメモリカードであり、ここでは2重化構成になっており、MEMCOが運用系共通メモリカードであり、MEMC1が待機系共通メモリカードとなっている。

【0005】BINTO、BINT1は入出力カードからの通信制御データをプロセッサカードに転送したり、プロセッサカードで処理された通信制御データを入出力カードに転送するためのバスインターフェースカードであり、これらも同様に2重化構成になっており、BINTOが運用系バスインタフェースカードであり、BINT1が待機系バスインタフェースとなっている。

【0006】SOPCは各カードが正常に動作しているかを監視するための監視カードであり、GBはプロセッサカード、バスインタフェースカード、共通メモリカード、監視カードを接続するためのグローバルバス、IOBは入出力カードとバスインターフェースカードを接続 20するための入出力バスである。

【0007】図5のように構成された通信制御用コンピュータにおいて、データの処理の流れを説明する。

【0008】通信制御データが入出力回線IOL0、IOL1を介してそれぞれ入出力カードIOC0、IOC1に入力される。運用系バスインタフェースカードBINT0は一定時間ごとに、入出力カードが処理すべきデータを有しているかどうかをチェックしており、データがあればBINT0は入出力カードIOC0あるいはIOC1の通信制御データを入出力バスIOBを介して自30カード内に読み込むとともに、待機系バスインタフェースカードBINT1に書き込む。

【0009】バスインタフェースカードには、通常プロセッサが内蔵されており、取り込んだ入出力バス上の通信制御データを、グローバルバスへ転送するための自カード内のメモリに書き込む。その後、BINT0は自カードが通信制御データを持っていることを、プロセッサカードに知らせるために、すべてのプロセッサカードPCOからPC2に割り込みをかける。

【0010】プロセッサカードの内、割り込みマスクを解除している割り込みの応答処理が可能なプロセッサカードは、運用系バスインタフェースカードBINT0内の通信制御データを自カード内に読み込むために、BINT0内部の特定領域のフラグを取りに行き、フラグが取れたプロセッサカードが割り込み処理を行う。割り込み処理中のプロセッサカードは、自カードの割り込みマスクを有効にして、割り込みを受け付けないようにする。

【0011】複数のプロセッサカードが割り込みの応答 処理のために運用系バスインタフェースカードRINT 0にアクセスした場合は、最初にBINT0にアクセスしたプロセッサカードにより、特定領域のフラグがすでに取られているため、その他のプロセッサカードは割り込み処理には入れず、再びBINT0から割り込みがかかるのを待つ。割り込み処理を行うプロセッサカードは、BINT0から通信制御データを読み出す。

6

【0012】待機系バスインタフェースカードBINT 1においては、BINTOと同じ通信制御データが書き込まれているので、BINT1と同様の処理を行い、プロセッサカードに引き渡すべき通信制御データを持っている。

【0013】割り込み処理を行うプロセッサカードはBINTOから通信制御データを読み出した後、BINT1に前記通信制御データを読み出したことを通知する。【0014】BINT1は、割り込み処理をおこなうプロセッサカードがBINT0から通信制御データを読み出したのを通知されるため、BINT1内の該当する通信制御データを破棄することができる。このようにして、BINT0とBINT1の内部の通信制御データの状態が同一に保たれる。

【0015】通信制御データを読み込んだプロセッサカードは、グローバルバスGBに接続された共通メモリカードMEMCに記録されている通信の各種情報がある制御テーブルとの間で処理を行うために、共通メモリカードとの間でデータ転送を通常複数回行う。プロセッサカードが共通メモリカードにデータを書き込みをする場合は、運用系共通メモリカードMEMC0と待機系共通メモリカードMEMC1に同時に書き込み、データを読み出す場合は、運用系メモリカードMEMC0のみから読み出す。

【0016】その後、プロセッサカードは処理の結果得られた通信制御データをバスインタフェースカードBINTOに転送する。BINTOに通信制御データを転送後、プロセッサカードはBINT1にも同様の通信制御データを転送する。データ転送後、このプロセッサカードは、割り込みマスクを解除し、再びBINTOから割り込みがかけられるのを待つ。

【0017】運用系バスインタフェースカードBINT Oは、プロセッサカードにより転送された通信制御データを入出力バスIOBを介して入出力カードIOCOあるいはIOC1に転送する。転送後、BINTOは前記通信制御データを転送したことを、BINT1に通知する。BINT1は、自カード内にある入出力カードに延送すべき通信制御データと同じデータが、BINTOにより入出力カードに転送されたことを通知されるため、該当する通信制御データを破棄することができる。通信制御データを転送されたIOCOあるいはIOC1は入出力回線を介して対向装置にデータを送信して一連の処理が終了する。

処理のために運用系バスインタフェースカードBINT 50 【0018】監視カードSOPCは、一定時間ごとに各

カードをアクセスしており、そのカードが正常に動作し ているか監視をしている。\*

【0019】通信制御用コンピュータでは通信制御用デ ータを、複数のプロセッサカードを使用して均等に負荷 分散を行いながら以上のような一連の処理をおこってい る。

# [0020]

【発明が解決しようとする課題】このように構成された 従来の通信制御用コンピュータでは、障害が発生したと きでも、その障害により通信制御用コンピュータ全体が 処理不可能にならないように、通信制御データを記録し たり、データを処理したりするカードは通常2重化され たり、並列化されたりしている。バスインタフェースカ ードと共通メモリカードは2重化されており、運用系カ ードに障害が発生した場合は、待機系カードに切り換わ るようになっている。

【0021】また、入出力カードとプロセッサカードは 並列化されており、どれかのカードに障害が発生しても 残りのカードで処理を引き続きおこない、所定の性能を 満たせるようになっている。

【0022】運用系カードと待機系カードの構成を持つ カードの内、共通メモリカードは、その機能が通信制御 データを記録するのみであるので、一般にカード内部に プロセッサを持たず、内部構成も簡単であり、その動作 はプロセッサカードからの通信制御データの書き込み制 御信号および読み出し制御信号をもとにすべて制御され るため、プロセッサカードから、運用系カードと待機系 カードの両方のカードに全く同時に通信制御データを書 き込んだり、運用系カードからのみデータを読み出した りすることができ、容易に2つのカードが記録している 通信制御データの内容を同一に保つことができる。

【0023】このため、運用系カードに障害が発生した ことを検出した場合は、直ちにこの運用系カードでの運 用を中止すると同時に待機系カードを新たに運用系カー ドとして切り換えて運用することにより、処理を遅らせ ることなく、また通信制御データを損失することなく処 理を続けることができる。

【0024】一方、バスインタフェースカードは、内部 にプロセッサを内蔵しており、そのプロセッサおよびそ れを動作させるプログラムにより、カードがどのように 動作するかが決定される。このため例えば、運用系カー ドと待機系カード内でそのプロセッサが処理すべき割り 込みが発生した場合は、それぞれの割り込みは、それぞ れのプロセッサで非同期に処理されるため、2つのプロ セッサでの処理は必ずしも同一タイミングで行われてい るわけではない。

【0025】このため、プロセッサカードからバスイン タフェースカードにデータを書き込む場合は、運用系カ ードと待機カードに全く同一タイミングで同時書き込み 待機系カードに書き込むという方法をとっている。

【0026】プロセッサカードがバスインタフェースか らデータを読み出す場合は、運用系カードと待機系カー ドを同一タイミングでアクセスし運用系カードのデータ のみを読み出すのではなく、最初に運用系カードから読 み出し、次にデータをよみだしたことを待機系カードに 通知するという方法をとっている。

【0027】これはバスインタフェースカードが入出力 カードに対してデータを書き込み時、および読み出し時 10 も同様で、運用系カードが入出力カードからデータを読 み出した後、待機系カードに同一のデータを書き込んだ り、運用系カードが入出力カードにデータを書き込んだ 後に、データを書き込んだことを待機系カードに通知す る。

【0028】このようにバスインタフェースカードにお いては、運用系カードと待機系カードの処理が全く同一 タイミングで行われているわけではないため、運用系カ ードに対してデータを読み出しあるいは書き込みした 後、待機系カードに対してもデータ転送あるいはデータ 転送した通知をしなければならないため、データ転送の オーバーヘッドが大きく、通信制御用コンピュータの処 理速度の高速化を妨げるという問題点があった。

【0029】また、バスインタフェースカードの運用系 カードと待機系カードが、同一タイミングにおいて、同 じデータを保有し、同じ処理をしているとは限らないた め、運用系カードに障害が発生し、待機系カードに切り 換わった時に、正常に処理が継続されることが困難とい う問題点もあった。

【0030】本発明は上記課題を解決するもので、バス 30 インタフェースカードに対するデータ転送のオーバーへ ッドを低減し、処理速度を高速化するとともに、運用系 バスインタフェースカードに障害が発生し、待機系カー ドに切り換わった場合に、容易に正常に処理が継続され 耐故障性の高いプロセッサの同期装置および同期方法を 提供することを目的とする。

## [0031]

【課題を解決するための手段】上記目的を達成するた め、請求項1のプロセッサの同期装置は、運用系プロセ ッサカードと待機系プロセッサカードのプロセッサクロ ックを同期化する機構を備え、プロセッサカードがカー ド外の装置とデータ転送を行う時に、処理が進んでいる プロセッサカードが、処理が遅れているプロセッサカー ドを同一処理タイミングになるまでデータ転送を待たせ る機構を備えることによりプロセッサの同期を取るもの である。

【0032】また、請求項2のプロセッサの同期装置 は、請求項1に記載のプロセッサの同期装置において、 処理が進んでいるプロセッサカードが、各カード間を接 続するバス信号を使って、処理が遅れているプロセッサ するのではなく、最初に運用系カードに書き込み、次に 50 カードを同一処理タイミングになるまで、データ転送を

待たせる機構を備えることにより、プロセッサの同期を 取るものである。・ ・

【0033】また、請求項3のプロセッサの同期装置は、請求項1および請求項2に記載のプロセッサの同期装置において、運用系プロセッサカードが、待機系プロセッサカードの処理の遅れを待つ機構を備えることにより、プロセッサの同期を取るものである。

【0034】また、請求項4のプロセッサの同期装置は、請求項3に記載のプロセッサの同期装置において、待機系プロセッサカードのデータ転送の開始および完了を検出する機構を備え、前記検出機構からのデータ転送の開始および完了の信号を運用系プロセッサカードに通知する信号線を備えることにより、プロセッサの同期を取るものである。

【0035】また、請求項5のプロセッサの同期装置は、請求項1および請求項2に記載のプロセッサの同期装置に記載いて、プロセッサカード内のメモリと、各プロセッサカードを接続するバス間に高速なライトバッファをプロセッサカード内に備え、カード外の装置がプロセッサカードからデータを読み出す時のみ、処理が進んでいるプロセッサカードが、処理が遅れているプロセッサカードを同一処理タイミングになるまでデータ転送を待たせることにより、プロセッサの同期を取るものである

【0036】また、請求項6のプロセッサの同期装置は、請求項3および請求項4に記載のプロセッサの同期装置において、プロセッサカード内のメモリと、各プロセッサカードを接続するバス間に、高速なライトバッファをプロセッサカード内に備え、カード外の装置がプロセッサカードからデータを読み出す時のみ、運用系プロセッサカードが、待機系プロセッサカードの処理の遅れを待つことにより、プロセッサの同期を取るものである。

【0037】また、請求項7のプロセッサの同期装置は、請求項1から請求項6に記載のプロセッサの同期装置において、割り込みが発生した時に、運用系プロセッサカード内の割り込み発生信号のみを、各プロセッサカードを接続するバスに出力するものである。

【0038】また、請求項8のプロセッサの同期装置は、請求項1から請求項6に記載のプロセッサの同期装置において、待機系プロセッサカードからの割り込み発生信号と、運用系プロセッサカード内の割り込み発生信号がともに有効になったときに、各プロセッサカードを接続するバスに割り込み発生信号を出力するものであ

【0039】また、請求項9のプロセッサの同期装置は、請求項1および請求項2に記載のプロセッサの同期装置において、プロセッサカードがカード外の装置とデータ転送を行う時に、処理が進んでいるプロセッサカードに対する、処理が遅れているプロセッサカードの処理 50

遅れの時間を測定する機構を備え、前記時間があらかじめ決められた時間以上の時に、同一処理タイミングになるまでデータ転送を待つ機構を解除するものである。

【0040】また、請求項10のプロセッサの同期装置は、請求項3および請求項4に記載のプロセッサの同期装置において、運用系プロセッサカードに対する待機系プロセッサカードの処理遅れの時間を測定する機構を備え、前記時間があらかじめ決められた時間以上の時に、運用系プロセッサカードが、待機系プロセッサカードの処理の遅れを待つ機構を解除するものである。

【0041】また、請求項11のプロセッサの同期装置は、請求項9に記載のプロセッサの同期装置において、運用系プロセッサカードと待機系プロセッサカード間の処理遅れの時間が、あらかじめ決められた時間以上の時に、処理が遅れているプロセッサカードに障害が発生したと判断する機構と、前記障害が発生したことを通知するものである。

【0042】また、請求項12のプロセッサの同期装置は、請求項10に記載のプロセッサの同期装置において、運用系プロセッサカードに対する待機系プロセッサカードの処理遅れの時間があらかじめ決められた時間以上の時に、待機系プロセッサカードに障害が発生したと判断する機構と、前記障害が発生したことを通知するものである。

【0043】また、請求項13のプロセッサの同期装置は、請求項11に記載のプロセッサの同期装置において、運用系プロセッサカードに障害が発生したと判断した時は、前記運用系プロセッサカードでの運用を中止し、待機系プロセッサカードを新たに運用系プロセッサカードとして切り換えて運用するものである。

【0044】また、請求項14のプロセッサの同期装置は、請求項12に記載のプロセッサの同期装置において、待機系プロセッサカードの処理に対する運用系プロセッサカードの処理遅れの時間を測定する機構を備え、前記時間があらかじめ決められた時間以上の時に、運用系プロセッサカードに障害が発生したと判断する機構と、前記障害が発生したことを通知する機構を備え、運用系カードに障害が発生したと判断した時は、前記運用系プロセッサカードでの運用を中止し、待機系プロセッサカードを新たに運用系プロセッサカードとして切り換えて運用するものである。

【0045】また、請求項15のプロセッサの同期方法は、運用系プロセッサカードと待機系プロセッサカードのプロセッサクロックを同期化する方法を備え、プロセッサカードがカード外の装置とデータ転送を行う時に、処理が進んでいるプロセッサカードが、処理が遅れているプロセッサカードを同一処理タイミングになるまでデータ転送を待たせる方法を備えることによりプロセッサの同期を取るものである。

【0046】また、請求項16のプロセッサの同期方法

は、請求項15および請求項16に記載のプロセッサの 同期方法において、プロセッサカードがカード外の装置 とデータ転送を行う時に、処理が進んでいるプロセッサ カードに対する、処理が遅れているプロセッサカードの 処理遅れの時間を測定する方法を備え、前記時間があら

かじめ決められた時間以上の時に、同一処理タイミングになるまでデータ転送を待つ方法を解除するものである。

12

【0054】また、請求項24のプロセッサの同期方法 は、請求項17および請求項18に記載のプロセッサの 同期方法において、運用系プロセッサカードに対する待機系プロセッサカードの処理遅れの時間を測定する方法 を備え、前記時間があらかじめ決められた時間以上の時に、運用系プロセッサカードが、待機系プロセッサカードの処理の遅れを待つ方法を解除するものである。

【0055】また、請求項25のプロセッサの同期方法は、請求項23に記載のプロセッサの同期方法において、運用系プロセッサカードと待機系プロセッサカード間の処理遅れの時間が、あらかじめ決められた時間以上の時に、処理が遅れているプロセッサカードに障害が発生したと判断する方法と、前記障害が発生したことを通知するものである。

【0056】また、請求項26のプロセッサの同期方法は、請求項24に記載のプロセッサの同期方法において、運用系プロセッサカードに対する待機系プロセッサカードの処理遅れの時間があらかじめ決められた時間以上の時に、待機系プロセッサカードに障害が発生したと判断する方法と、前記障害が発生したことを通知するものである。

【0057】また、請求項27のプロセッサの同期方法は、請求項25に記載のプロセッサの同期方法において、運用系プロセッサカードに障害が発生したと判断した時は、前記運用系プロセッサカードでの運用を中止し、待機系プロセッサカードを新たに運用系プロセッサカードとして切り換えて運用するものである。

【0058】また、請求項28のプロセッサの同期方法は、請求項26に記載のプロセッサの同期方法において、待機系プロセッサカードの処理に対する運用系プロセッサカードの処理遅れの時間を測定する方法を備え、前記時間があらかじめ決められた時間以上の時に、運用系プロセッサカードに障害が発生したと判断した時は、前記運用系カードに障害が発生したと判断した時は、前記運用系プロセッサカードでの運用を中止し、待機系プロセッサカードを新たに運用系プロセッサカードとして切り換えて運用するものである。

[0059]

【発明の実施の形態】以下、本発明の実施の形態について、図を用いて説明する。

【0060】(実施の形態1)本発明の実施の形態1の

は、請求項15に記載のプロセッサの同期方法において、処理が進んでいるプロセッサカードが、各カード間を接続するバス信号を使って、処理が遅れているプロセッサカードを同一処理タイミングになるまで、データ転送を待たせる方法を備えることにより、プロセッサの同期を取るものである。

【0047】また、請求項17のプロセッサの同期方法は、請求項15および請求項16に記載のプロセッサの同期方法において、運用系プロセッサカードが、待機系プロセッサカードの処理の遅れを待つ方法を備えることにより、プロセッサの同期を取るものである。

【0048】また、請求項18のプロセッサの同期方法は、請求項17に記載のプロセッサの同期方法において、待機系プロセッサカードのデータ転送の開始および完了を検出する方法を備え、前記検出方法によるデータ転送の開始および完了の信号を運用系プロセッサカードに通知する方法を備えることにより、プロセッサの同期を取るものである。

【0049】また、請求項19のプロセッサの同期方法は、請求項15および請求項16に記載のプロセッサの同期方法において、プロセッサカード内のメモリと、各プロセッサカードを接続するバス間に高速なライトバッファをプロセッサカード内に備え、カード外の装置がプロセッサカードからデータを読み出す時のみ、処理が進んでいるプロセッサカードが、処理が遅れているプロセッサカードを同一処理タイミングになるまでデータ転送を待たせることにより、プロセッサの同期を取るものである。

【0050】また、請求項20のプロセッサの同期方法は、請求項17および請求項18に記載のプロセッサの同期方法において、プロセッサカード内のメモリと、各プロセッサカードを接続するバス間に、高速なライトバッファをプロセッサカード内に備え、カード外の装置がプロセッサカードが、待機系プロセッサカードの処理の遅れを待つことにより、プロセッサの同期を取るものである。

【0051】また、請求項21のプロセッサの同期方法は、請求項15から請求項20に記載のプロセッサの同期方法において、割り込みが発生した時に、運用系プロセッサカード内の割り込み発生信号のみを、各プロセッサカードを接続するバスに出力するものである。

【0052】また、請求項22のプロセッサの同期方法は、請求項15から請求項20に記載のプロセッサの同期方法において、待機系プロセッサカードからの割り込み発生信号と、運用系プロセッサカード内の割り込み発生信号がともに有効になったときに、各プロセッサカードを接続するバスに割り込み発生信号を出力するものである。

【0053】また、請求項23のプロセッサの同期方法 50

プロセッサの同期装置および同期方法は、請求項1、 2、3、4、15:16、17、18に対応したプロセ ッサの同期装置および同期方法である。

【0061】図1は本発明の実施の形態1による通信制 御用コンピュータのグローバルバスと入出力バスを接続 するための、バスインタフェースカードの構成を示す図 である。このバスインタフェースカード以外の構成は、 基本的には従来例と同様である。

【0062】BINTO、BINT1はそれぞれ運用系 および待機系のバスインタフェースカードであり、CP U O および C P U 1 はそれぞれバスインタフェースカー ド内の運用系および待機系のプロセッサ、PLLOおよ びPLL1はそれぞれ運用系および待機系の位相同期ル ープ回路、GGC0およびGGC1はグローバルバスに 対する、それぞれ運用系および待機系のバスゲート回 路、IGC0およびIGC1は入出力バスに対する、そ れぞれ運用系および待機系のバスゲート回路、GWAI T0は運用系のバスインタフェースカードが、待機系バ スインタフェースカードよりも処理がすすんでいた場合 に、グローバルバスに接続されたカードあるいは装置と バスインタフェースカード間のデータ転送を待たせるた めのグローバルバスデータ転送ウエイト回路、IWAI T0は運用系のバスインタフェースカードが、待機系バ スインタフェースカードよりも処理がすすんでいた場合 に、入出力バスに接続されたカードあるいは装置とバス インタフェースカード間のデータ転送を待たせるための 入出力バスデータ転送ウエイト回路、GBはグローバル バス、IOBは入出力バス、GBCLKはグローバルバ スのクロック信号である。

【0063】IASOおよびIAS1はそれぞれ運用系 および待機系バスインタフェースカードの入出力バスに 対するデータ転送開始信号、GDTACK0およびGD TACK1はそれぞれ運用系および待機系バスインタフ ェースカードのグローバルバスに対するデータ転送完了 信号であり、ここでは一般的なバス制御回路の信号の 内、アドレス開始信号およびデータ転送完了信号をその まま使用している。GWAITはGバスゲート回路GG COに対してゲートを開けるのを遅らせるGバスデータ 転送ウエイト信号、IWAITは入出力バスゲート回路 IGC0に対してゲートを開けるのを遅らせる入出力バ スデータ転送ウエイト信号である。

【0064】本実施の形態では、BINTOとBINT 1は、外部のカード等とデータ転送する場合は、以下の ように設定されている。グローバルバスを介してのBI NTへのデータ書き込みは、BINT0とBINT1へ の書き込みが同時に行われ、グローバルバスを介しての BINTからのデータ読み出しは、BINTOおよびB INT1に同時に読み出し用の制御信号が入力される が、BINTからのデータはBINTOではGバスゲー ト回路GGC0が開いているため、そのデータはグロー 50 BINT1は読み出しデータ待ちの状態になる。数クロ

バルバス上に出力され、外部のカード等に転送される が、BINT1ではGバスゲート回路GGC1が閉じて いるので、グローバルバス上には出力されない。

14

【0065】入出力バスを介してBINTカードが外部 のカード等にデータを書き込む場合は、BINTOとB INT1が同時にデータを書き込もうとしても、入力バ スに対して書き込み用の制御信号および書き込み用のデ ータが出力されるのは、入出力バスゲート回路 I G C O. が開いているBINTOのみであり、IGC1が閉じて 10 いるBINT1の書き込み用制御信号および書き込み用 のデータは入出力バスには出力されない。BINTが外 部カードのデータを入出力バスを介して読みだす場合 も、読み出し制御用の信号が入出力バスに出力されるの は、IGCOが開いているBINTOのみであるが、外 部カードから読み出されたデータはIGCOおよびIG C1が開けられているため、BINTOおよびBINT 1の両カードに読み込まれる。

【0066】以上のように運用系および待機系BINT と他カードのデータ転送は設定されており、図1を使用 して実施の形態1の動作を説明する。

【0067】BINT0およびBINT1のプロセッサ CPU0およびCPU1は、GBのクロック信号GBC LKをそれぞれ位相同期ループ回路PLL0およびPL L1を通したプロセッサクロック信号で動作している。 一般にグローバルバスの周波数は10~40MHz程度 であり、これを位相同期ループ回路を通すことにより、 CPUで一般に使用されるプロセッサクロックの周波数 40MHz~100MHzに周波数変換している。PL L0およびPLL1で周波数変換され、CPU0および CPU1に出力されるクロック信号は同期が取れている ため、СРИОとСРИ1を動かすプログラムを運用系 と待機系とを同一にしておけば、2つのCPUは通常は 全く同じタイミングで同じ処理をすることができる。

【0068】ただし、バスインタフェースカード内部、 あるいはカード外部からCPU0またはCPU1に対し て割り込みが発生した場合は、その割り込みは、2つの CPUで非同期で受け付けられるので、これ以後2つの CPUが全く同じタイミングで同じ処理をすることは保 証できず、数プロセッサクロック処理がずれる可能性が 40 ある。このため、図1においてはバスインタフェースカ ードが、外部のカード等とデータ転送をする場合に同期 を取るという方法をとっている。

【0069】BINTが入出力カードからデータを読み 出す場合、BINT1の処理が進んでいるときは、IA SOよりも先にIAS1が有効となり、読み出し制御信 号を入出力バスに出力しようとするが、待機系カードで あるために、IGC1が閉じられており、入出力バスへ 読み出し制御信号が出力されないので、入出力カードか ら読み出しデータ、データ転送完了信号が出力されず、



ックおくれて、BINTOの処理がBINT1に追いつ き、入出力カードに対して読み出し制御信号を開いてい るIGCOを介して出力すると、入出力カードから読み 出しデータおよびデータ転送完了信号が出力されるの で、BINTOもBINT1もそれぞれIGCOおよび IGC1を介してデータを読み込む。BINT0の処理 が進んでいるときは、IASOがIAS1よりも先に有 効になるが、入出力バスデータ転送ウエイト回路IWA ITOがIAS1が有効になるまで、IWAITを出力 し、IGCOを開けるのをウエイトさせる。数クロック おくれてIAS1が有効になると、IWAITOから出 力されていたIWAITが無効となりBINTOは入出 カカードに読み出し制御信号を出力し、入出力カードか らのデータをBINTOおよびBINT1がそれぞれI GC0およびIGC1を介して読み込む。

15

【0070】BINTが入出力カードにデータを書き込 む場合は、BINT1の処理が進んでいるときは、IA SOよりも先にIAS1が有効となり、書き込み制御信 号を入出力バスに出力しようとするが、待機系カードで あるために、IGC1が閉じられており、入出力バスに 20 書き込み制御信号、書き込みデータが出力されないの で、入出力カードからデータ転送完了信号は出力され ず、BINT0の処理待ち状態になる。数クロックおく れて、BINTOの処理がBINT1に追いつき、入出 カカードに対して書き込み制御信号、書き込みデータを 開いているIGCOを介して出力すると、入出力カード からデータ転送完了信号が出力されるので、BINTO およびBINT1が書き込み完了となる。

【0071】BINTOの処理が進んでいるときは、I ASOがIAS1よりも先に有効になるが、入出力バス データ転送ウエイト回路IWAITOがIAS1が有効 になるまで、IWAITを出力し、IGCOを開けるの をウエイトさせる。数クロックおくれてIAS1が有効 になると、IWAITOで出力されていたIWAITが 無効となりBINT0は入出力カードに書き込み制御信 号と書き込みデータをIGCOを介して出力すると、入 出力カードからのデータ転送完了信号が出力されるの で、BINTOおよびBINT1が書き込み完了とな る。

【0072】このようにしてBINTは、入出力カード に対してデータの読み出しおよび書き込み時に、運用系 カードと待機系カードの同期を取っている。

【0073】次にBINTが、グローバルバス上のプロ セッサカードに対してデータの読み出しおよび書き込み される場合の運用系カードと待機系カードの同期を述べ る。

【0074】BINTがグローバルバスを介してプロセ ッサカード等の外部のカードからデータを読み出される 場合、BINT1の処理が進んでいるときは、データ転 有効となり、読み出しデータを入出力バスに出力しよう とするが、待機系カードであるために、GGC1が閉じ られているので、BINT1から読み出しデータ、デー タ転送完了信号は出力されないため、プロセッサカード はデータ待ちの状態になる。数クロックおくれて、BI NTOの処理がBINT1に追いつき、プロセッサカー ドに対して読み出しデータ、データ転送完了信号をGG COを介して出力すると、プロセッサカードはデータを 読み込む。

【0075】BINTOの処理が進んでいるときは、G DTACKOがGDTACK1よりも先に有効になる が、Gバスデータ転送ウエイト回路GWAITOがGD TACK1が有効になるまで、GWAITを出力し、G GC0を開けるのをウエイトさせるので、読み出しデー タとデータ転送完了信号は出力されない。数クロックお くれてGDTACK1が有効になると、GWAITOで 出力されていたGWAITが無効となりBINTOはプ ロセッサカードに読み出しデータ、データ転送完了信号 をGGC0を介して出力し、プロセッサカードはデータ を読み込む。

【0076】BINTがグローバルバスを介してプロセ ッサカード等の外部のカードからデータを書き込まれる 場合、BINT1の処理が進んでいるときは、データ転 送完了信号GDTACKOよりも先にGDTACK1が 有効となるが、待機系カードであるために、BINT1 からデータ転送完了信号はグローバルバスに出力されな いため、プロセッサカードはデータ転送完了待ちの状態 になる。数クロックおくれて、BINTOの処理がBI NT1に追いつき、プロセッサカードに対して、データ 転送完了信号を介して出力すると、プロセッサカードは データ書き込み完了となる。

【0077】BINTOの処理が進んでいるときは、D TACKOがDTACK1よりも先に有効になるが、G バスデータ転送ウエイト回路GWAITOがDTACK 1が有効になるまで、GWAITを出力し、GGC0を 開けるのをウエイトさせるので、BINT0のデータ転 送完了信号はグローバルバスへは出力されない。数クロ ックおくれてGDTACK1が有効になると、GWAI T0で出力されていたGWAITが無効となりBINT Oはプロセッサカードにデータ転送完了信号をGGCO を介して出力し、プロセッサカードはデータ書き込み完

【0078】このようにしてBINTは、グローバルバ ス上のプロセッサカード等の外部のカードに対してデー タの読み出しおよび書き込み時に、運用系カードと待機 系カード間で生じる可能性のある数プロセッサクロック の処理タイミングのずれを、同期をとることによりなく している。この同期をとるための数プロセッサクロック 分の時間は、従来例に示した運用系カードと待機系カー 送完了信号GDTACK0よりも先にGDTACK1が 50 ドのデータを一致させるために、待機系カードに対して

データ転送する時間に比較して充分に短いため、BINTのデータ転送に対するオーバーヘッドを低減させることができる。なお、運用系カードと待機系カードの同期がずれてない場合は、同期をとるための時間を必要としないため、BINTのデータ転送に対するオーバーヘッドをなくすことができる。

【0079】以上のように、本実施の形態1においては、待機系プロセッサカードのデータ転送開始およびデータ転送完了を検出し、データ転送開始信号およびデータ転送完了信号を運用系プロセッサカードに通知し、運用系プロセッサカードが待機系プロセッサカードを処理が同じタイミングになるまで待つことにより、両者の同期を取っているので、データ転送におけるオーバーヘッドが低減され処理速度を高速化することができる。

【0080】(実施の形態2)本発明の実施の形態2のプロセッサの同期装置および同期方法は、請求項5、6、19、20に対応したプロセッサの同期装置および同期方法である。

【0081】図2は本発明の実施の形態2による通信制御用コンピュータのグローバルバスと入出力バスを接続 20 するための、バスインタフェースカードの構成を示す図である。このバスインタフェースカード以外の構成は、基本的には従来例と同様である。

【0082】MEMOおよびMEM1はそれぞれ、運用系および待機系バスインタフェースカード内のメモリである。WBUFFOおよびWBUFF1はそれぞれ、グローバルバスとMEMOおよびMEM1間に設けられたグローバルバス用の高速なライトバッファである。

【0083】GWAITOは運用系のバスインタフェースカードが、待機系バスインタフェースカードよりも処理がすすんでいた場合に、グローバルバスに接続されたカードあるいは装置とバスインタフェースカード間のデータ転送を待たせるためのグローバルバスデータ転送ウエイト回路であり、ここではBINTOからデータが読み出されるときにのみ、動作するように設定されている。その他の記号は、本発明の実施の形態1の図1に同じである。

【0084】図2において、入出力バスを介して入出力カードにバスインタフェースカードからデータを書き込み、読み出しする場合は、実施の形態1と同じである。【0085】グローバルバスに接続されているプロセッサカードからバスインタフェースカードに対してデータを書き込む場合は、BINT0とBINT1で数プロセッサクロック分、処理タイミングがずれており、プロセッサカードがBINT0およびBINT1内のメモリに直接同時に書き込めないことがある。このためBINT0およびBINT1内にはGバスライトバッファ回路WBUFF0およびWBUFF1に同時にデータを書き込んで、データの書き込みを終了する。

Gバスライトバッファ回路WBUFF0およびWBUF F1はそれぞれMEM0およびMEM1にデータが書き 込めるようになったら、プロセッサカードから書かれた データをMEM0およびMEM1に書き込む。

18

【0086】データを読みだす場合は、実施の形態1と同様である。BINT1の処理が進んでいるときは、BINT1は待機系カードであるために、BINT0の処理が追いついてくるのを待ち、処理タイミングが同じになったところでGCG0を通じて、プロセッサカードに読み込まれる。なお、読み出し時はデータはGバスライトバッファ回路を介さない。

【0087】BINTOが進んでいるときは、GDTACKOが有効になってもGDTACK1が有効になるまでGWAITOがGWAITを有効にしてGGCOを閉じているため、読み出しデータおよびデータ転送完了信号はグローバルバスに出力されない。GDTACK1が有効になると、GWAITが無効になりGGCOが開けられので、読み出しデータおよびデータ転送完了信号がグローバルバスに出力され、プロセッサカードはデータを読み出すことができる。

【0088】このように、BINTはグローバルバスにおいてデータを転送する場合、BINTからデータを読み出すときのみ、BINT0とBINT1の同期を取っており、BINTにデータを書き込む場合は、Gバスライトバッファ回路にいったん書き込むため、BINT0とBINT1の同期は不要となり、書き込み時におけるデータ転送を高速におこなうことができる。

【0089】以上のように、本実施の形態2においては、プロセッサカード内のメモリと各プロセッサカードを接続するバス間に、高速なライトバッファをプロセッサカード内に備え、プロセッサカードからデータを読み出す時のみ、運用系プロセッサカードが待機系プロセッサカードを、処理が同じタイミングになるまで待つことにより、両者の同期を取っているので、さらにデータ転送におけるオーバーヘッドがされ処理速度を高速化することができる。

【0090】(実施の形態3)本発明の実施の形態3の プロセッサの同期装置および同期方法は、請求項7、2 1に対応したプロセッサの同期装置および同期方法であ 40 る。実施の形態3の動作を図1を使用して説明する。

【0091】BINTOおよびBINT1内において、割り込みが発生しその割り込みをそれぞれのプロセッサ CPU0およびCPU1が処理している場合には、2つのプロセッサの処理タイミングは数プロセッサクロック分ずれている可能性がある。このようなときに、BINTOおよびBINT1がグローバルバスに対して割り込み発生信号を出力しようとする場合、2つの割り込み発生信号の同期を取らずに運用系カード割り込み発生信号のみをグローバルバスに出力する。待機系カードの割り込み発生信号の発生が早くても、待機系カードの割り込

み発生信号はグローバルバスに出力されないため、割り 込み処理待ちとなり、数プロセッサクロック遅れて運用 系カードから割り込み発生信号がバスに出力されるた め、この時点で2つのカードの同期が取れる。

【0092】運用系カードの割り込みが待機系カードよ りも早く発生し、グローバルバスに割り込み発生信号が 出力されても、割り込み発生信号に応答してプロセッサ カードがバスインタフェースカードにアクセスを開始す るまでは、通常数バスクロック時間かかり、これはBI NT1における、割り込み発生信号の数プロセッサクロ ックの遅れに比較して2~4倍と充分大きい。このため プロセッサカードがバスインタフェースカードに対して 割り込み応答のためのアクセスを開始したときは、待機 系カードにおいても割り込み発生信号が発生しているお り、待機系カードと運用系カードの同期が取れることに なる。

【0093】以上のように、実施の形態3においては、 割り込みが発生した時に、運用系プロセッサカード内の 割り込み発生信号のみを、各プロセッサカードを接続す るバスに出力することにより簡単に運用系カードと待機 系カードの同期をとることができる。

【0094】 (実施の形態4) 本発明の実施の形態4の プロセッサの同期装置および同期方法は、請求項8、2 2に対応したプロセッサの同期装置および同期方法であ る。

【0095】図3は本発明の実施の形態4による通信制 御用コンピュータのバスインタフェースカードの構成を 示す図である。図3において、GIRQ0は運用系カー ドからの割り込み発生信号、GIRQ1は待機系カード からの割り込み発生信号、IRQGOはGバス割り込み ゲート回路、GIRQOOはIRQGOからグローバル バスに出力される割り込み発生信号である。

【0096】通常、割り込み発生信号においては、実施 の形態3で説明したように、運用系カードと待機系カー ドの割り込み発生信号の発生タイミングが、同一でなく 数プロセッサクロックずれていても、運用系カードの割 り込み発生信号のみをグローバルバスに出力すれば、割 り込み発生信号に応答して、プロセッサカードがバスイ ンタフェースカードにアクセスを開始するまでには数バ スクロックかかるため、この間にBINTOとBINT 1の割り込みの同期が取れるとしていた。

【0097】しかし、バスクロックとプロセッサクロッ クの周波数がほぼ同等のバスインタフェースカードにお いては、運用系カードが出力した割り込み発生信号に応 答するプロセッサカードのアクセスタイミングと、運用 系カードに遅れて待機系カードが割り込み発生信号を発 生するタイミングとがほぼ同時におこる可能性があるた め、待機系カードがプロセッサカードからのアクセスに 対して正常に動作しない可能性がある。

ゲート回路IRQGOを設けて、運用系カードBINT 0からの割り込み発生信号GIRQ0と待機系カードB INT1からの割り込み発生信号GIRQ1がともに有 効になったときに初めてグローバルバスに割り込み発生 信号GIRQ00を出力するようにしてある。このた め、グローバルバスに割り込み発生信号GIRQOOが 出力されるときは、BINT0とBINT1が同期が取 れているので、プロセッサカードからの割り込み発生信 号に応答するアクセスがあってもBINT1はBINT 10 0同様に正常に動作することができる。

【0099】以上のように、実施の形態4においては、 割り込みが発生した時に、運用系プロセッサカード内の 割り込み発生信号と待機系プロセッサカードからの割り 込み発生信号がともに有効になったときのみ、各プロセ ッサカードを接続するバスに割り込み発生信号を出力す ることにより、バスクロックとプロセッサクロックの周 波数がほぼ同等であっても確実に運用系カードと待機系 カードの同期をとることができる。

【0100】(実施の形態5)本発明の実施の形態5の プロセッサの同期装置および同期方法は、請求項9、1 0, 11, 12, 13, 14, 23, 24, 25, 2 6、27、28に対応したプロセッサの同期装置および 同期方法である。

【0101】図4は本発明の実施の形態5による通信制 御用コンピュータのバスインタフェースカードの構成を 示す図である。

【0102】図4において、TIMECOおよびTIM EC1は、GDTACK0とGDTACK1がそれぞれ 有効となる時間の差およびIASOとIAS1がそれぞ 30 れ有効となる時間の差を測定し、その時間差があらかじ め決められた時間以上であったならば、ウエイト信号を 解除する信号を出力する時間測定/ウェイト解除回路、 GFREEおよびIFREEはそれぞれ時間測定/ウェ イト解除回路TIMECOが出力するGバスデータ転送 ウエイト回路GWAITOおよび入出力バスデータ転送 ウエイト回路IWAITOに対するウエイト解除信号で ある。EMANOおよびEMAN1は、運用系および待 機系カードにおいて障害が発生したと判断、通知し、運 用系カードに障害が発生した場合は、その運用系カード での運用を中止し、待機系カードを新たに運用系カード として切り換えて運用する障害処理回路であり、ERR 0およびERR1は運用系カードおよび待機系カードに 障害が発生したことを通知する障害発生通知信号であ る。その他の記号は、本発明の実施の形態1の図1に同 じである。

【0103】図4において、運用系カードが待機系カー ドの処理遅れを待ち、運用系カードと待機系カードの同 期を取る方法は実施の形態1と同様である。

【0104】このとき、時間測定/ウエイト解除回路T 【0098】このため図3においては、Gバス割り込み 50 IMECOではGDTACKOとGDTACK1がそれ



ぞれ有効となる時間の差およびIASOとIAS1がそ れぞれ有効となる時間の差を測定している。このときG DTACK1がGDTACK0に対してある決められた 時間以上経っても有効にならない場合は待機系カードが 何らかの原因で同期できない状態にあるとして、TIM ECOはGFREEを出力し、待機系カードの処理を待 つためにウエイト信号GWAITを出力しているGWA ITOに対してウエイト信号を解除させて、待機系カー ドの同期を待たずにグローバルバスでデータ転送を行

21

【0105】GFREEは運用系カードの障害処理回路 EMANOにも出力されており、EMANOはGFRE Eが有効になったことにより、待機系カードで同期でき ない状態が発生したことを知り、それを障害が発生した と判断する。障害が発生したと判断したことにより、E MANOは待機系カードに障害が発生したことを示す障 害発生通知信号ERR1を有効にして、待機系カード内 の障害発生処理回路EMAN1に通知する。障害を通知 されたEMAN1では障害発生時の処理を行い、必要と あれば操作者に通知する。

【0106】同様にIAS1がIAS0に対してある決 められた時間以上経っても有効にならない場合も、TI MECOは待機系カードが同期できない状態にあるとし て、IFREEを出力し、待機系カードの処理を待つた めにウエイト信号IWAITを出力しているIWAIT 0に対してウエイト信号を解除させて、待機系カードの 同期を待たずに入出力バスでデータ転送を行う。

【O 1 O 7】 I F R E E は運用系カードの障害処理回路 EMANOにも出力されており、EMANOはIFRE Eが有効になったことにより、待機系カードで同期でき ない状態が発生したことを知り、それを障害が発生した と判断する。EMANOは待機系カードに障害が発生し たことを示す障害発生通知信号ERR1を有効にして、 待機系カード内の障害発生処理回路EMAN1に通知す る。障害を通知されたEMAN1では障害発生時の処理 を行い、必要とあれば操作者に通知する。

【0108】このようにして、運用系カードに対して待 機系カードの処理の遅れがあらかじめ決められた時間以 上のときに、待機系カードに障害が発生したと判断し て、障害が発生したことを通知し、障害発生時の処理を 40 する。

【0109】次に運用系カードに障害が発生したときの 処理を述べる。図4において、待機系カードのTIME C1には、GDTACKOがGDTACK1に対してあ る決められた時間以上経っても有効にならない場合は、 運用系カードに何らかの原因で同期できない状態にある ことを、障害処理回路EMAN1に通知する。EMAN 1は、運用系カードで同期できない状態が発生したこと を知り、それを障害が発生したと判断する。障害が発生 したと判断したことにより、EMAN1は運用系カード 50 ドが、処理が遅れているプロセッサカードを同一処理タ

に障害が発生したことを示す障害発生通知信号ERRO を有効にして、運用系カード内の障害発生処理回路EM ANOに通知する。障害を通知されたEMANOではG GCOおよびIGCOのゲートをすべて閉じ、この運用 系カードでの運用を中止し、障害発生時の処理を行い、 必要とあれば操作者に通知する。

【0110】EMAN1は運用系カードに障害が発生し たことを、ERROを有効にして通知すると同時に、待 機系カードを新たに運用系カードとして切り換えて運用 10 する処理を行う。

【0111】以後、バスインタフェースカードへのアク セスには、このカードが運用系カードとしてデータ転送

【0112】同様にTIMEC1はIASOがIAS1 に対してある決められた時間以上経っても有効にならな い場合も、運用系カードに何らかの原因で同期できない 状態にあることを、障害処理回路EMAN1に通知す る。EMAN1は、運用系カードで同期できない状態が 発生したことを知り、それを障害が発生したと判断し、 20 EMAN1は運用系カードに障害が発生したことを示す 障害発生通知信号ERROを有効にして、運用系カード 内の障害発生処理回路EMANOに通知する。障害を通 知されたEMANOではGGCOおよびIGCOのゲー トをすべて閉じ、この運用系カードでの運用を中止し、 障害発生時の処理を行い、必要とあれば操作者に通知す

【0113】EMAN1は運用系カードに障害が発生し たことを、ERR0を有効にして通知すると同時に、待 機系カードを新たに運用系カードとして切り換えて運用 30 する処理を行う。

【0114】以後、バスインタフェースカードへのアク セスには、このカードが運用系カードとしてデータ転送 を行う。

【0115】このようにして、運用系カードに障害が発 生したと判断したときは、この運用系カードでの運用を 中止し、今までの運用系カードと全く同じデータを保有 している待機系カードを運用系カードとして切り換えて 運用することにより、容易に正常に処理を継続できる。

【0116】以上のように、運用系カードと待機系カー ド間の処理の遅れがあらかじめきめられた時間以上のと きに、障害が発生したと判断、通知し、障害発生時の処 理をすることにより、システムの耐故障性を髙めること ができる。

## [0117]

【発明の効果】このように、本発明の請求項1のプロセ ッサの同期装置によれば、運用系プロセッサカードと待 機系プロセッサカードのプロセッサクロックを同期化す る機構を備え、プロセッサカードがカード外の装置とデ ータ転送を行う時に、処理が進んでいるプロセッサカー

イミングになるまでデータ転送を待たせる機構を備える ことにより、バスにおけるデータ転送のオーバーヘッド を低減し、処理速度を高速化することができる。

【0118】本発明の請求項2のプロセッサの同期装置によれば、請求項1に記載のプロセッサの同期装置において、各カード間を接続するバス信号を使って、処理が進んでいるプロセッサカードが、処理が遅れているプロセッサカードを同一処理タイミングになるまで、データ転送を待たせる機構を備えることをにより、容易に運用系プロセッサカードと待機系プロセッサカートを同期させることができ、バスにおけるデータ転送のオーバーへッドを低減し、処理速度を高速化することができる。

【0119】本発明の請求項3のプロセッサの同期装置によれば、請求項1および請求項2に記載のプロセッサの同期装置において、運用系プロセッサカードが、待機系プロセッサカードの処理の遅れを待つ機構を備えることにより、バスにおけるデータ転送のオーバーヘッドを低減し、処理速度を高速化することができる。

【0120】本発明の請求項4のプロセッサの同期装置によれば、請求項3に記載のプロセッサの同期装置において、待機系プロセッサカードのデータ転送の開始および完了を検出する機構を備え、前記検出機構からのデータ転送開始および完了の信号を運用系プロセッサカードに通知する信号線を備えることにより、バスにおけるデータ転送のオーバーヘッドを低減し、処理速度を高速化することができる。

【0121】本発明の請求項5のプロセッサの同期装置によれば、請求項1および請求項2に記載のプロセッサの同期装置において、プロセッサカード内のメモリと、各プロセッサカードを接続するバス間に高速なライトバッファをプロセッサカード内に備え、カード外の装置がプロセッサカードからデータを読み出す時のみ、処理が進んでいるプロセッサカードが、処理が遅れているプロセッサカードを同一処理タイミングになるまでデータ転送を待たせる機構を備えることにより、バスにおけるデータ転送のオーバーヘッドをさらに低減し、処理速度を高速化することができる。

【0122】本発明の請求項6のプロセッサの同期装置によれば、請求項3および請求項4に記載のプロセッサの同期装置において、プロセッサカード内のメモリと、各プロセッサカードを接続するバス間に高速なライトバッファをプロセッサカード内に備え、カード外の装置がプロセッサカードが、待機系プロセッサカードの処理の遅れを待つ機構を備えることにより、バスにおけるデータ転送のオーバーヘッドをさらに低減し、処理速度を高速化することができる。

【0123】本発明の請求項7のプロセッサの同期装置によれば、請求項1から請求項6に記載のプロセッサの同期装置において、割り込みが発生した時に、運用系プ

ロセッサカード内の割り込み発生信号のみを各プロセッサカードを接続するバスに出力する機構を備えることより、容易に運用系カードと待機系カードの同期をとることができる。

【0124】本発明の請求項8のプロセッサの同期装置によれば、請求項1から請求項6に記載のプロセッサの同期装置において、待機系プロセッサカードからの割り込み発生信号と、運用系プロセッサカード内の割り込み発生信号がともに有効になったときに、各プロセッサカードを接続するバスに割り込み発生信号を出力する機構を備えることにより、確実に運用系カードと待機系カードの同期をとることができる。

【0125】本発明の請求項9のプロセッサの同期装置によれば、請求項1および請求項2に記載のプロセッサの同期装置において、プロセッサカードがカード外の装置とデータ転送を行う時に、処理が進んでいるプロセッサカードに対する、処理が遅れているプロセッサカードの処理遅れの時間を測定する機構を備え、前記時間があらかじめ決められた時間以上の時に、同一処理タイミングになるまでデータ転送を待つ機構を解除する機構を備えることにより、プロセッサカードに同期できない状態が発生しても、引き続き処理を継続することができる。

【0126】本発明の請求項10のプロセッサの同期装置によれば、請求項3および請求項4に記載のプロセッサの同期装置において、運用系プロセッサカードに対する待機系プロセッサカードの処理遅れの時間を測定する機構を備え、前記時間があらかじめ決められた時間以上の時に、運用系プロセッサカードが、待機系プロセッサカードの処理の遅れを待つ機構を解除する機構を備えることにより、待機系プロセッサカードに同期できない状態が発生しても、引き続き処理を継続することができる。

【0127】本発明の請求項11のプロセッサの同期装置によれば、請求項9に記載のプロセッサの同期装置において、運用系プロセッサカードと待機系プロセッサカード間の処理遅れの時間が、あらかじめ決められた時間以上の時に、処理が遅れているプロセッサカードに障害が発生したと判断する機構と、前記障害が発生したことを通知する機構を備えることにより、障害が発生した場40 合、的確に障害処理をすることができる。

【0128】本発明の請求項12のプロセッサの同期装置によれば、請求項10に記載のプロセッサの同期装置において、運用系プロセッサカードに対する待機系プロセッサカードの処理遅れの時間があらかじめ決められた時間以上の時に、待機系プロセッサカードに障害が発生したと判断する機構と、前記障害が発生したことを通知する機構を備えることにより、待機系プロセッサカードに障害が発生した場合、的確に障害処理をすることができる。

同期装置において、割り込みが発生した時に、運用系プ 50 【0129】本発明の請求項13のプロセッサの同期装

置によれば、請求項11に記載のプロセッサの同期装置において、運用系プロセッサカードに障害が発生したと判断した時は、前記運用系プロセッサカードでの運用を中止し、待機系プロセッサカードを新たに運用系プロセッサカードとして切り換えて、容易に正常に処理を継続することができシステムの耐故障性を高めることができる。

【0130】本発明の請求項14のプロセッサの同期装置によれば、請求項12に記載のプロセッサの同期装置において、待機系プロセッサカードの処理に対する機構を備え、前記時間があらかじめ決められた時間以上の時に、運用系プロセッサカードに障害が発生したとを通知する機構と、前記障害が発生したことを通知する機構を、連用系カードに障害が発生したと判断した時は、運用系プロセッサカードでの運用を中止し、待機系プロセッサカードを新たに運用系プロセッサカードとして切り換えて、容易に正常に処理を継続することができる。

【0131】本発明の請求項15のプロセッサの同期方 20 法によれば、運用系プロセッサカードと待機系プロセッサカードのプロセッサクロックを同期化する方法を備え、プロセッサカードがカード外の装置とデータ転送を行う時に、処理が進んでいるプロセッサカードが、処理が遅れているプロセッサカードを同一処理タイミングになるまでデータ転送を待たせる方法を備えることにより、バスにおけるデータ転送のオーバーヘッドを低減し、処理速度を高速化することができる。

【0132】本発明の請求項16のプロセッサの同期方法によれば、請求項15に記載のプロセッサの同期方法において、各カード間を接続するバス信号を使って、処理が進んでいるプロセッサカードが、処理が遅れているプロセッサカードを同一処理タイミングになるまで、データ転送を待たせる方法を備えることをにより、容易に運用系プロセッサカードと待機系プロセッサカートを同期させることができ、バスにおけるデータ転送のオーバーヘッドを低減し、処理速度を高速化することができる。

【0133】本発明の請求項17のプロセッサの同期方法によれば、請求項15および請求項16に記載のプロセッサの同期方法において、運用系プロセッサカードが、待機系プロセッサカードの処理の遅れを待つ方法を備えることにより、バスにおけるデータ転送のオーバーヘッドを低減し、処理速度を高速化することができる。

【0134】本発明の請求項18のプロセッサの同期方法によれば、請求項17に記載のプロセッサの同期方法において、待機系プロセッサカードのデータ転送の開始および完了を検出する方法を備え、前記検出方法によるデータ転送開始および完了の信号を運用系プロセッサカー

データ転送のオーバーヘッドを低減し、処理速度を高速 化することができる。

【0135】本発明の請求項19のプロセッサの同期方法によれば、請求項15および請求項16に記載のプロセッサの同期方法において、プロセッサカード内のメモリと、各プロセッサカードを接続するバス間に高速なライトバッファをプロセッサカード内に備え、カード外の装置がプロセッサカードからデータを読み出す時のみ、処理が進んでいるプロセッサカードが、処理が遅れているプロセッサカードを同一処理タイミングになるまでデータ転送を待たせる方法を備えることにより、バスにおけるデータ転送のオーバーヘッドをさらに低減し、処理速度を高速化することができる。

【0136】本発明の請求項20のプロセッサの同期方法によれば、請求項17および請求項18に記載のプロセッサの同期方法において、プロセッサカード内のメモリと、各プロセッサカードを接続するバス間に高速なライトバッファをプロセッサカード内に備え、カード外の装置がプロセッサカードが、待機系プロセッサカードの処理の遅れを待つ方法を備えることにより、バスにおけるデータ転送のオーバーヘッドをさらに低減し、処理速度を高速化することができる。

【0137】本発明の請求項21のプロセッサの同期方法によれば、請求項15から請求項20に記載のプロセッサの同期方法において、割り込みが発生した時に、運用系プロセッサカード内の割り込み発生信号のみを各プロセッサカードを接続するバスに出力する方法を備えることより、容易に運用系カードと待機系カードの同期をとることができる。

【0138】本発明の請求項22のプロセッサの同期方法によれば、請求項15から請求項20に記載のプロセッサの同期方法において、待機系プロセッサカードからの割り込み発生信号と、運用系プロセッサカード内の割り込み発生信号がともに有効になったときに、各プロセッサカードを接続するバスに割り込み発生信号を出力する方法を備えることにより、確実に運用系カードと待機系カードの同期をとることができる。

【0139】本発明の請求項23のプロセッサの同期方40 法によれば、請求項15および請求項16に記載のプロセッサの同期方法において、プロセッサカードがカード外の装置とデータ転送を行う時に、処理が進んでいるプロセッサカードに対する、処理が遅れているプロセッサカードの処理遅れの時間を測定する方法を備え、前記時間があらかじめ決められた時間以上の時に、同一処理タイミングになるまでデータ転送を待つ方法を解除する方法を備えることにより、プロセッサカードに同期できない状態が発生しても、引き続き処理を継続することができる。

ードに通知する方法を備えることにより、バスにおける 50 【0140】本発明の請求項24のプロセッサの同期方

法によれば、請求項17および請求項18に記載のプロセッサの同期方法において、運用系プロセッサカードに対する待機系プロセッサカードの処理遅れの時間を測定する方法を備え、前記時間があらかじめ決められた時間以上の時に、運用系プロセッサカードが、待機系プロセッサカードの処理の遅れを待つ方法を解除する方法を備えることにより、待機系プロセッサカードに同期できない状態が発生しても、引き続き処理を継続することができる。

【0141】本発明の請求項25のプロセッサの同期方法によれば、請求項23に記載のプロセッサの同期方法において、運用系プロセッサカードと待機系プロセッサカード間の処理遅れの時間が、あらかじめ決められた時間以上の時に、処理が遅れているプロセッサカードに障害が発生したと判断する方法と、前記障害が発生したことを通知する方法を備えることにより、障害が発生した場合、的確に障害処理をすることができる。

【0142】本発明の請求項26のプロセッサの同期方法によれば、請求項24に記載のプロセッサの同期方法において、運用系プロセッサカードに対する待機系プロセッサカードの処理遅れの時間があらかじめ決められた時間以上の時に、待機系プロセッサカードに障害が発生したと判断する方法と、前記障害が発生したことを通知する方法を備えることにより、待機系プロセッサカードに障害が発生した場合、的確に障害処理をすることができる。

【0143】本発明の請求項27のプロセッサの同期方法によれば、請求項25に記載のプロセッサの同期方法において、運用系プロセッサカードに障害が発生したと判断した時は、前記運用系プロセッサカードでの運用を中止し、待機系プロセッサカードを新たに運用系プロセッサカードとして切り換えて、容易に正常に処理を継続することができシステムの耐故障性を高めることができる。

【0144】本発明の請求項28のプロセッサの同期方法によれば、請求項26に記載のプロセッサの同期方法において、待機系プロセッサカードの処理に対する運用系プロセッサカードの処理遅れの時間を測定する方法を備え、前記時間があらかじめ決められた時間以上の時に、運用系プロセッサカードに障害が発生したと判断する方法と、前記障害が発生したことを通知する方法を備え、運用系カードに障害が発生したと判断した時は、前記運用系プロセッサカードでの運用を中止し、待機系プ

ロセッサカードを新たに運用系プロセッサカードとして 切り換えて、容易に正常に処理を継続することができシ ステムの耐故障性を高めることができる。

## 【図面の簡単な説明】

【図1】本発明の実施の形態1による通信制御用コンピュータのグローバルバスと入出力バスを接続するための、バスインタフェースカードの構成を示す図

【図2】本発明の実施の形態2による通信制御用コンピュータのグローバルバスと入出力バスを接続するため

【図3】本発明の実施の形態4による通信制御用コンピュータのグローバルバスと入出力バスを接続するための、バスインタフェースカードの構成を示す図

10 の、バスインタフェースカードの構成を示す図

【図4】本発明の実施の形態5による通信制御用コンピュータのグローバルバスと入出力バスを接続するための、バスインタフェースカードの構成を示す図

【図5】従来の通信制御用コンピュータの構成を示す図 【符号の説明】

PCO、PC1、PC2 プロセッサカード

20 MEMC0, MEMC1 共通メモリカード BINT0, BINT1 バスインタフェースカード SOPC 監視カード

IOCO, IOC1 入出力カード

GB グローバルバス

IOB 入出力バス

CPUO, CPUI プロセッサ

PLLO, PLL1 位相同期ループ回路

GGC0, GGC1, IGC0, IGC1 バスゲート 回路

30 GWAITO, IWAITO データ転送ウエイト回路 GBCLK グローバルバスのクロック信号

IASO, IAS1 データ転送開始信号

GDTACKO, GDTACK1 データ転送完了信号 GWAIT, IWAIT データ転送ウエイト信号

MEMO, MEM1 XEU

WBUFF0, WBUFF1 ライトバッファ回路

IRQGO 割り込みゲート回路


GIRQO, GIRQ1 割り込み発生信号

TIMECO, TIMEC1 時間測定/ウエイト解除


40 回路

EMANO, EMAN1 障害処理回路 GFREE, IFREE ウエイト解除信号


ERRO, ERR1 障害発生通知信号




【図2】



[図3]



【図4】



【図5】

